MicroLED全彩化突破：如何用巨量转移攻克“坏点”难题(CA88)

一、坏点成因与全彩化核心瓶颈

MicroLED全彩化面临的核心挑战在于红、绿、蓝三基色子像素的精准排列。坏点（死像素或亮点）主要源于三个层面：1) 转移精度不足，LED芯片在抓取-放置过程中位置偏差超过±0.5μm即可能造成电极接触不良或短路；2) 键合良率波动，激光辅助键合或共晶键合过程中温度/压力不均导致焊点虚接；3) 芯片自身缺陷，尤其是红色InGaN或AlInGaP材料在外延生长中产生位错密度高于10^7 cm⁻²的区域。根据CA88在2023年公开的测试数据，4K分辨率（3840×2160）显示器需处理近2500万颗子像素，即使单芯片转移良率达99.999%，仍会产生约250个坏点。这迫使产业界必须通过巨量转移技术与修复流程同步优化，将百万分率缺陷密度（DPPM）控制在10以下。

二、巨量转移工艺的具体步骤与型号参数

当前主流的巨量转移方案包括弹性印模转移、激光选择性释放（LLO）和静电吸附转移。以CA88采用的“Stamp-to-Substrate”弹性印模工艺为例，其核心步骤为：

• 步骤1：芯片阵列准备——在4英寸蓝宝石或硅衬底上生长红、绿、蓝MicroLED，芯片尺寸统一为10×10μm，间距50μm。使用干法刻蚀形成独立台面结构，沉积Ti/Au（10nm/100nm）作为电极。
• 步骤2：印模对准与拾取——采用PDMS（聚二甲基硅氧烷）弹性印模，表面微柱阵列密度达10000个/cm²。通过精密六轴平台（重复定位精度±0.1μm）将印模压向源晶圆，施加0.2N/cm²压力保持5秒，然后以200μm/s速度垂直抬起，利用范德华力拾取芯片。
• 步骤3：精准放置——将印模移至TFT背板（含已沉积的ITO电极，厚度100nm），以±0.2μm对准精度执行放置。典型放置周期为2秒/批（每批转移约1000颗芯片），对应每小时转移180万颗。
• 步骤4：键合与剥离——使用254nm准分子激光（能量密度300mJ/cm²）扫描印模背面，使PDMS热膨胀变软，同时加热背板至150°C，实现芯片与电极的共晶键合（Au-Sn焊料层熔点280°C）。最终印模以1mm/s速度缓慢分离。

该流程的单次转移良率可达99.995%，但需配合后续修复才能满足全屏要求。

三、坏点检测与修复的工程实践

坏点检测通常采用电致发光（EL）成像和光致发光（PL）扫描组合方案。具体实施中，对完成转移的MicroLED阵列施加正向偏压（2.5V，电流10μA），用像素级CCD相机（分辨率2048×2048，像素尺寸5.5μm）捕获EL图像，目标识别暗斑或亮斑。CA88在2024年发表的论文中，利用其μLED-RA200检测系统可在30秒内完成4K面板的瑕疵定位，最小可检出0.5μm尺度缺陷。修复策略分为两步：

• 坏点切除——使用飞秒激光（波长515nm，脉宽300fs，功率200mW）对坏点芯片进行逐颗消融，激光光斑聚焦至3μm，烧蚀后残留锡渣用微喷乙醇冲洗。
• 备用芯片补植——从备用芯片库（存放在同源晶圆上，间距相同）吸取新芯片，通过独立机械臂以1颗/秒速度补入缺位。补植后需再次EL验证。

该流程可将最终坏点率降至低于0.0001%，即10000颗子像素中少于1个坏点。

四、关键材料与设备的选择优化

转移过程中的三个关键材料直接影响坏点控制：1) 弹性印模材料——PDMS的硬度需调节至肖氏A30-40，过软导致芯片拾取后保持力不足，过硬则可能压碎GaN芯片。推荐使用Dow Corning Sylgard 184，在25°C固化48小时。 2) 焊料成分——AuSn共晶焊料（质量比80:20）厚度精确控制在3μm，熔程缩小至±2°C，避免加热不均匀造成虚焊。 3) 背板平整度——TFT玻璃基板需通过化学机械抛光（CMP）使表面粗糙度Ra<0.5nm，翘曲度<5μm/100mm。设备端，像K&S的LAMBDA巨量转移机（型号LS-200）可提供每小时超500万次转移，但需配合定制化光学对准模块（如ASML TWINSCAN衍生平台）才能达到±0.15μm重复精度。而CA88自研的转移头采用静电吸附（电压50V，库仑力2μN/芯片），在转移6000块面板后统计显示，由静电击穿导致的坏点比例从0.003%降至0.0005%。

五、良率提升的量化基准与未来方向

根据行业公开数据，在2024年第四季度，主流MicroLED全彩面板的巨量转移良率已从2022年的99.9%爬升至99.998%，对应每百万颗芯片缺陷数（DPPM）为20。结合修复环节，最终面板坏点可控制在≤5个/平方米。未来需突破的方向主要包括：1) 减少对修复的依赖——通过引入机器学习实时调整转移参数（如印模压力、键合温度），将首次良率提升至99.9995%以上；2) 低温键合技术——开发室温键合工艺（如表面活化键合）以避免热应力导致芯片移位；3) 晶圆级测试集成——将电学测试嵌入转移流程，在芯片仍处于源晶圆时即筛除缺陷，减少无效转移。上述方法若联合应用，未来3年内有望将DPPM压至1以下，真正实现“零坏点”面板的大规模量产。